課程大綱

課程資訊

課程名稱	交換電路與邏輯設計 Switching Circuit and Logic Design
開課學期	107-1
授課對象	電機工程學系
授課教師	吳安宇
課號	EE2012
課程識別碼	901 32300
班次	01
學分	3.0
全/半年	半年
必/選修	必修
上課時間	星期四8(15:30~16:20)星期五8,9(15:30~17:20)
上課地點	博理112博理112
備註	本系優先總人數上限：60人
Ceiba 課程網頁	http://ceiba.ntu.edu.tw/1071_LD
課程簡介影片
核心能力關聯	核心能力與課程規劃關聯圖
課程大綱
為確保您我的權利,請尊重智慧財產權及不得非法影印
課程概述	本課程為數位電路與系統設計之入門課程，將帶領同學了解二元邏輯基本原理與應用。
課程目標	本課程之目標為引發同學對數位系統與電路設計之興趣與培養手動實作能力，讓同學提早接觸數位系統設計。本課程為數位系統與電路設計之進階課程(如「數位電路設計」、「數位積體電路設計」、「電子設計自動化導論」、「計算機組織與架構」)之銜接課程，所習的之實作能力對於未來修習相關課程有極大幫助。
課程要求	預修科目：無
預期每週課後學習時數
Office Hours
指定閱讀	待補
參考書目	無(將提供實驗講義)
評量方式 (僅供參考)

課程進度

週次	日期	單元主題
第1週	9/13,9/14	1. Course overview (Chapter 0) 2. Binary conversion (Chapter 1)
第2週	9/20,9/21	CH2 Boolean Algebra CH3 Boolean Algebra (cont.)
第3週	9/27,9/28	CH4 Application of Boolean Algebra CH5 Karnaugh-map (K-map)
第4週	10/04,10/05	CH07 Multilevel Gate Network
第5週	10/11,10/12	出國 (改 Verilog 教學) - Optional (自由參加)
第6週	10/18,10/19	CH8 Combinational Circuits Design (v1.1 - minor update)
第7週	10/25,10/26	CH09 Multiplexers, Decoders, and PLD - minor update (v2.ppt)
第8週	11/01,11/02	出國 (改 Verilog 教學) - Optional (自由參加)
第9週	11/08,11/09	Midterm Exam
第10週	11/15,11/16	FPGA Lab1
第11週	11/22,11/23	1. Flip-Flop (CH11) and Counter Design (CH12) (11/22) 2. Lab 2 (11/23)
第12週	11/29,11/30	1. Lab3 introduction (11/29) 2. Lab3 implementation(11/30)
第13週	12/06,12/07	12/6 補課 Ch11 Flop-flop and Latches Ch12 Registers and Counter
第14週	12/13,12/14	12/13 補課 CH13: Analysis of Clocked Sequential Circuits CH14: Derivation of State Graphs and Tables
第15週	12/20,12/21	12/20 不補課 12/21 Quiz#2 (NOT for our class)
第16週	12/27,12/28	12/27 補課 (ask for last one) 12/28: Skipped for the end of 2018!
第17週	1/03,1/04	最後兩堂輕鬆課 - extension of LD 1. Ch 18 (Multiplier) - with some extension of Carry-Lookahead Adder and Array Multiplier 2. Supplementary materials (Extension of Logic Design): Digital System Design (DSD), , Computer Architecture (CA), Digital Circuit Labs (DC Labs), VLSI Design Labs.